基于FPGA的异构多处理器导航计算机设计探究

吴玉龙

（南京磐能电力科技股份有限公司 江苏 南京 210031）

惯性技术在运动过程中进行导航技术，实际工作中惯性导航技术不能依靠在外界前提下完成，导航工作，在实际工作过程中，不能够向外界频繁的发射其他种类的信号，而且发射出来的信号有一定的隐蔽性。导航系统工作过程中由于惯性系统的优势。在许多行业上广泛应用。导航计算机是惯性导航的核心，主要工作内容为信息采集、数据处理、数据输出等随着惯性导航和计算机技术不断发展，基于FPGA处理器系统性能得到提升和发展。

惯性导航自身优势十分明显，主要是其具备的严格的自主性、隐蔽性、干扰性、而且系统速度位置信息通过加速度，使得重要的信息在积分运算中得到，但是需要注意，系统工作时间不能够过长，长时间的导航任务，需要降低对惯性精度要求，而且需引进其他硬件科研设备辅助工作进行，降低系统价格提升对，惯性器根据自身要求，对惯性导航进行调整，惯性导航系统在实际工作中分成不同的类型，根据坐标系建立情况和环境有着巨大差异，工作人员需根据实际情况，对惯性导航进行调整，避免其在使用和运行过程中受到外界环境的影响，空间稳定水平和和本地水平存在两种不同的方式，在地球自传等多方面影响前提下，需应用计算机硬件来对导航工作进行补偿，本地水平平台式的特点是：主要是在应用过程中根据重力加速度等其他特点，进行使用和应用，平台式惯性导航系统工作中，往往需根据硬件条件的运行情况来决定后续设备的使用情况。辅助设备特备多[1]。

2.1 处理器系统设计

处理器系统包括ARM处理器、DSP处理器，ARM处理器和DSP处理器外部储存接口连接在FPGA系统应用过程中，通过两种网络接口进行稳定控制连接，ARM处理器在使用过程中，将不同的处理端口进行连接，而且实际应用过程中，通过DSP处理器的启动，将两种处理程序进行有效加载[2]。储存器设置，组合计算机框图，有利于提升计算器储存功能使用。使用中可以看出，系统导航储存器主要分成三种，分别为ARM、DSP处理器在运行过程中，需要严格遵守其使用限制。共享储存器需要在FPGA中实现存储器接口控制，动态存储器接口控制相对而言比较复杂。SDRAM储存器是一种动态随机储存器，容量为256MB，环保封装绿色无污染，储存深度为8M。FLASH储存器容为2MX16bit，工作电压为3V，擦写次数为100000次，储存时间为22年。

2.2 FPGA设计

导航计算机中，技术人员根据自身工作能力需要完成处理器相关设备之间的接口交集，同时在使用过程中，通过不断的调整和研究，提升导航计算机的使用范围，提高应用人群的针对性。三个处理器的外部储存器接口，用于参数储存器的FLASH、硬件设备对I/O数量要求也比较高，数据共享的SRAM等储存器需连接FPGA。FPGA主要设备和信号线包括ARM处理器外部储存接口，最常见的FPGA架构由一系列的用来实现应用程序的可配置逻辑块（LAB），多是同步电路，需要一个全局时钟信号，驱动整个系统上的信号同步和操作的时序。一个复杂的设计包含多个时钟，因此需要内部全局时钟通过不同频率和相位的变换，产生单独的时钟域。HDL语言适用于自顶向下的设计，支持模块化编程，不随芯片的工艺布局变化而变化，程序的复用性和可移植性较好。而原理图输入在EDA软件上绘制特定功能的电路图实现，在顶层设计、手工优化电路方面有节省资源、图形界面强的特点。对于系统接口电源、DSP和ARM处理器接口电源，系统对3.3V电源总电流需求不高，所以使用LDO型电源转换芯片。

完整的FPGA设计流程包括设计输入，综合，转换，映射，布局布线，生成配置文件以及下载和调试等步骤。为了能够提升导航计算机的应用价值，设计内容一直伴随着仿真，包括行为和功能仿真，门级仿真，时序仿真，系统内部验证等。多信息组合导航技术发展，导航计算机软件对等待CPU、I/O设备内存空间等系统资源，实际应用过程中，不同用户所呈现的工作状态有着极大的差别，为了满足社会发展需求，在实际工作中，需通过硬件设施优化，从而改善整体行业的工作方式。而导航计算机，在实际使用中，经常会遇到需要将某个BUFG上的时钟信号通过系统普通输出。在编译器map的过程中就会出现错误，为避免这种情况发生，需提示规避错误的方法，就是在约束文件中加上一条约束，而一个用户任务能够有多种运行状态，悬置态、就绪态、休眠态、延迟态。一个任务首先是等待其他任务释放信号量，在部分代码中，函数创建了二进制信号量，将DSP给ARM处理器中断和中断程序相关联。

针对基于FPGA的异构多处理器导航计算机设计进行深入探究，工作人员需认识其存在的问题，并在实际设计工作中提出针对性的解决办法，在不同处理器下的异结构导航计算机，需通过实验方式提高系统实用性，提高相应工作效率。

推荐访问:探究 多处 异构